设为首页收藏本站
开启辅助访问

Free考研资料 - 免费考研论坛

 找回密码
 注册
Free考研资料»首页 › 考研 › 艺术设计考研 › Verilog数字系统设计教程【夏宇闻】
返回列表 发新帖
打印 上一主题 下一主题

Verilog数字系统设计教程【夏宇闻】

[复制链接]
跳转到指定楼层
楼主
共和军222 发表于 11-9-29 16:38:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
感觉不错 拿来共享
回复

举报

沙发
 楼主| 共和军222 发表于 11-9-29 16:59:00 | 只看该作者

Verilog数字系统设计教程【夏宇闻】

抱歉 传不上来  太大了要的话我用邮箱发给你们
回复 支持 反对

举报

板凳
睡觉哥 发表于 11-10-7 20:23:36 | 只看该作者
qiangli8891@126.com
谢楼主
回复 支持 反对

举报

地板
 楼主| 共和军222 发表于 11-10-13 21:50:07 | 只看该作者
睡觉哥 发表于 2011-10-7 20:23
谢楼主

已发送了请注意查收  抱歉几天没上忘了发晚了
回复 支持 反对

举报

5#
如此简单ぬ♂ 发表于 11-11-17 09:06:47 | 只看该作者
发给我吧，liuyuan1652@163.com
回复 支持 反对

举报

6#
 楼主| 共和军222 发表于 11-12-20 15:51:29 | 只看该作者
如此简单ぬ♂ 发表于 2011-11-17 09:06
发给我吧，

已发送  注意查收
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

联系我们|Free考研资料 ( 苏ICP备05011575号 )

GMT+8, 24-5-6 11:26 , Processed in 0.085169 second(s), 11 queries , Gzip On, Xcache On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表