国防科技大学研究生院计算机原理与系统结构历年试题

国防科技大学研究生院2000年硕士生入学考试
计算机原理与系统结构试题
一．解释下列名词、术语的含义（每个2分，共20分）
1. 计算机体系结构  2.透明性   3. 指令集系统的规整性 4. 非线性流水线  5. 并行处理机 6.  指令周期   7. 寻址技术     8. 选择通道   9. 通道程序  10. 自同步能力   
二．填空（每空1分，共20分）
（第1——4小题必做，在第5——13小题中，或做第5——8小题，或做第9——13小题）
1．一般说来，按照CPU内部操作数的存储方式，可以将机器指令集结构分为：(          )（           ）和(          )。
2．单机和多机并行性发展的技术途径有（           ）、（          ）和（         ）。
3．存储器层次结构设计技术的基本依据是程序（             ）。
4．在计算机体系结构设计中，软硬件功能分配取决于（              ）。
5．从主存的角度来看，“Cache----主存”层次的目的是为了（              ）。
6．描述向量的数据的参数有：（　　　　　）、（　　　　　　）、（            ）。
7．程序循环是用（       　　　）来实现的，而微程序循环是用（          ）来实现的。
8．可擦写光盘是通过（              ）效应实现写入信息的，而读书信息则是通过(          )实现的。
9．DMA与CPU访问冲突的处理方式有（　　　　　）、(           )、(          )三种。
三、简答以下问题（每个3分,共12分）
1． 简述CISC结构计算机的缺点和RISC结构计算机的设计原则。
2． 全相联和直接相联相比，各有何优缺点？
3． 程序控制指令有什么功能？它主要包括哪些指令？
4． 试述DMA传送数据与通道传送数据有何区别、？
四．计算题（每个5分，共20分）
（第1~3小题必做，在第4、第5小题中，或做第4小题，或做第5小题。）
1． 假设在某串行处理机上运行的一个程序，该程序的可并行化程序段执行时间占整个程序执行时间的80% 。现将该程序运行在一台并行处理机上，假设并行处理机对并行化程序段执行的加速比为Sn ，且不改变其它非并行化程序段(串行程序段)的执行时间，求该并行处理机对该程序的加速比，以及该加速比的峰值，从中可以得到什么启示？
2． 某计算机中使用32KB的Cache，分别用于存放指令和数据，其失效率分别为0.39%(指令Cache)和4.82%(数据Cache)。假设所有存储访问操作的75%为取指令操作，25%为访问数据操作，Cache的命中时间(即访问命中时所需要的时间)为1个时钟周期。失效开销为50个时钟周期。试计算平均访问时间。
3．
4.一组数组多路通道，每传送8K字节选择一次设备，选择设备的时间为1ns，传送一个字节的时间为125ns，其连接4台硬盘，3台磁光盘，它的数据传输率分别为4MB/ST 2MB/S。试求该通道的极限流量和实际最大的流量。
① 该存储器层次结构的平均访问时间；
(2) 和直接对主存进行访问相比，该存储器层次结构访问时间加速比是多少？加速比的最大值是多少？
五、综合题（统考生做1、2、3、4，单考生做1、2、3、4或5、6、7、8，每小题7分，共28分）
1． 在500MHz的DLX流水线上运行如下代码序列：
loop:
    LW   F1,0(R2)
    ADDF F1,F1,#1
    SW   F1,0(R2)
    ADDI R2,R2,#4
    SUB  R4,R3,R2
BNZ  R4,loop
   其中，R3的初值 R2  +  396。假设在整个代码序列的运行过程中所有的存储器访问都是命中的，并且在一个时钟周期中对同一个寄存器的读操作和写操作可以通过寄存器文件“定向”，假设该DLX流水线有正常的定向路径和一个单周期延迟分支，以最大程度加速上述指令序列的执行为目标，请对该循环中的指令进行调度(你可以重新组织指令的顺序，也可以修改指令的操作数，但是注意不要增加指令的条数)。请画出该指令序列的执行的流水线时空图，并计算执行上述简单循环所需的时钟周期数。其MIPS和MFLOPS各是多少？
2． 为了解决计算机系统中的I/O和Cache一致性问题，现将输入输出总线和Cache相联，直接将磁盘页面读入Cache。假设：
( 1 )每个页面为16KB,Cache块为64B
    ( 2 )I/O操作所对应的新页的地址不在Cache中且CPU不会访问新页中的任何数据。I/O系统缓冲器能够存储一个64B的块。CPU不会访问新页中的任何数据。
    ( 3 )Cache中95%的被替换块将会被再次读取，并引发一次Cache失效;访问或失效在所有Cache块中均匀分布，Cache使用写回策略。平均50%的块被修改过。没有I/O操作时每1百万个时钟周期中有15000次失效。
   ( 4 )失效开销指令是30个时钟周期。如果替换块被修改过，则再加上30个时钟周期用于将被修改过的块写回主存。
　   假设计算机平均每一百万个时钟周期处理一页磁盘页面。请分析I/O操作对CPU性能的影响有多大。
3． 某微程序控制器，微指令采用断定型微地址结构，其中非测试地址HF为7位，测试地址TF为1位，测试条件或测试源有7个。试给出微指令结构，并画出形成测试地址的原理框图。
4． 外围电路采用TTL电路，使用64K X 4位的DRAM存储芯片，构成1M X 64位的主存储器。试回答：
  需要多少存储芯片？
存储芯片地址引脚个数是多少？
存储器地址码位数是多少？作为片选译码的地址码位数是多少？
假设一个TTL门电路可以驱动8个 端，计算存储器 需要多少个TTL门电路驱动？
5． 试画出N＝8的3级立方体网络（8个输入端，8个输出端）若要同时实现0 2, 3 5的连接，是否可以采用级控制方式。为什么？应如何设置控制信号？
6． 给定下面的动态多功能流水线：

其中：
1为乘法流水线，2为加法流水线。假设输入和输出的缓冲寄存器足够大，而且输出
（1） 画出此情况下的时空图
（2） 计算其实际吞吐率、效率和加速比。
7． 在有级屏蔽的多级中断系统中，系统软件对屏蔽码赋值，可灵活改变中断处理次序。假设级屏蔽位是“0”表示开放中断，是“1”表示屏蔽中断，现有三级中断，其优先处理次序为：1à3à2。试将满足要求的屏蔽码填入下面三级中断屏蔽码表中。
           中断级别       中  断  屏  蔽  位
    一级    二级    三级
目态   
第一级   
第二级   
第三级   

8．何谓程序中断传送？简述程序中断控制输入设备传送的过程？

国防科技大学研究生院1999年硕士生入学考试
计算机原理与系统结构试题
命题标准答案、评分标准
一．解释下列名词、术语的含义（每个2分，共20分）
1. 微指令周期：执行一条微指令所用的时间，包括微指令传送时间t1，执行微指令操作时间t2，形成下条微指令地址时间t3和读取微指令时间t4
2. 形式地址：指令地址部分给出的地址，也称逻辑地址，通常用它不能直接访存，需要经过寻址计算得到有效地址
3. 机器负数：对1个补码数，国同它的符号位变反后末位加1（即求补）所得的数，称为该补码的机器负数
4. 字节多路通道：连接多台慢速外设，控制以字节交*方式交换信息的通道
5. 脉冲拥挤效应：在磁表面记录信息中，随着记录信息密度的提高，会出现读出信息位间的相互干扰，造成信号幅度下降、峰值偏移、基线漂移等现象，称之为脉冲拥挤效应
6. 指令系统的规整性：指令系统中的三个元素：操作码、操作数和寻址方式是两两正交的。 7. TLB：即，转换查找缓冲器，用其可以将地址转换结果保存，这样就可以减少主存读写操　　　　　　作中的地址转换工作     
8. 定向：数据相关问题可以采用一种称为定向（也称为旁路或捷径）的简单技术来解决。定向技术的基本观点是：在某条指令产生一个计算结果之前，其它指令并不真正需要该计算结果。如果能够将该计算结果从其产生的地方直接送到其它指令需要它的地方，那么就可以避免暂停
9. 相关：相近指令因存在某种关联而不能同时被解释
10. Cache块冲突：一个主存块要进入已被占用的Cache　块的位置
二．填空（每空1分，共20分）
（第1——5小题必做，在第6——12小题中，或做第6——9小题，或做第8——12小题）
1．(计算机所用电子器件)
2．（指令的完备性）、（指令的有效性）、（指令的规整性）
3．（0舍1入法）、（恒置1法）
4．（AB－C/DE＋F/－）
5．（只读光盘）、（一次可写光盘）、（随时读/写光盘）
6．（指令系统）、（计算机组成）、（计算机实现）
7．（将寻址方式表示在操作码中）、（对每个操作数利用地址描述符表示其寻址方式）
8．（水平或横向）、（垂址或纵向）、（混合）
9．（RAW　写后读）、（WAW　写后写）
10．（单功能流水线）、（多功能流水线）
11．（1/Max（ ， ，…　，  ））
12．(b2b1b0), (b1b0b2)。
三、简答题（每个3分,共12分）
    (第1－2小题必做，第3－6题中，或做3－4小题，或做5－6小题。)
1． 中断是使计数能够自动工作的重要功能，主要有：1）能够处理急迫事件；2）便于人－机通讯；3）提高CPU与I/O设备的并行工作；4）实现多道程序并行；5）实现实时控制
2． DMA的全过程分为三步：
1） 初始化：将数据块长度、主存地址、磁盘地址、命令信息送到DMA接口有关寄存器。
2） 进行数据交换：从盘上每读出一个字节或一个字，便向主机发一个DMA请求，然后挪　用主机的一个访存周期将数据写入主存。主存地址加1，数据块长度加1。如此直到数据块传送完毕。
3） 结束处理：当长度为0时，向主机发出结束中断，请求主机处理。
3． 在流水线中解决控制相关的技术有：
A、 冻结或排空流水线；
B、 预测分支成功；
C、 预测分支失败；
D、 延迟失败。
在DLX改进流水线中，采用冻结或排空流水线的策略来处理控制相关，对流水线所带来的性能损失最大。而预测分支成功对DLX流水线性能改进没有任何好处。预测分支失败在某些情况下，可以消除由于控制相关而带来的流水线暂停，从而提高流水线的性能。延迟分支则依据采用的不同策略，对流水线性能的改善也不尽相同。“从前调度策略”总是可以提高流水线的性能；而“从目标处调度”和“从失败处调度”策略在某些情况下可以改善流水线的性能。
4． CISC结构存在如下缺点：
A、 在CISC结构的指令系统中，各种指令的使用频率相差悬殊。据统计，有20%的指令使用频率最大，占运行时间80%。也就是说，有80%的指令在20%的时间才会用到。
B、 CISC结构指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制时间　和成本，而且容易造成设计错误。
C、 CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。
D、 CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。
E、 在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机体系结构技术（如流水线技术）来提高系统的性能。
进行RISC计算机指令集结构的功能设计时，必须遵循如下原则：
A．使用频率最高的指令，并补充一些最有用的指令；
B．每条指令的功能应可能简单，并在一个机器周期内完成；
C．所有指令长度均相同；
D．只有load 和store操作指令才访问存储器，其它指令操作均在寄存器之间进行；
E．以简单有效的方式支持高级语言。
5． 有直接相联、全相联、组相联和段相联四种方式。
6． 软级控制、单元控制和部分级控制。
四．计算题（每个5分，共20分）
（第1、2、3小题必做，在第4、5小题中，选做一题。）
1． 已知被乘数A = －0.11111,　乘数B = －0.11011。试用补码比较乘法（Booth法）求
[A＊B] =？（要写出计算竖式，否则不给分）。
[A] ＝1.00001     =1.00101      [－A] =0.11111

部分积　　　　　　乘数　　 　　 附加位
　  
[A＊B] ＝0.11010，00101
2． （1）有效容量C=1KB×18×80×2=2880KB
(2) 因为Ct=f t ，所以f = Ct / t 而Ct = 18KB  t = 60/720 = 1/12 S
      f = 18KB/(1/12) = 18KB×12 = 216KB/S
(3)  =100ms + (250/3+0)/2 ms=141.7ms

4． 主存调一个块到Cache的时间为：
　　　　40ns＋(32/4)*5ns = 80 ns ;
则平均访存时间为：
　 5ns + (1 – 95%)*80ns = 9ns  
5． 每个页面可容纳1KB/4B= 256个页表项；用8位寻址，页内偏移量为10位，所以，页表级为：[32－10]/8 = 3级
五、综合题（仅供统考生做）（每小题7分，共28分）
（第1－2小题必做；第3——5小题中，或做第3－4小题，或做第4－5小题）
1． 某微程序控制器，采用水平型微指令，断定型微地址结构，执行微指令是多相时钟并行控制方式。共有13个测试源和测试条件，为加快微指令转移，用预取多字法实现二分支转移控制，控存CM分为两个体，每体为128字。试画出其控制微指令转移的逻辑结构框图和微指令地址字段的结构。
　　　　　
2． （1） 256KB/8KB  32位/4位 ＝32×8　＝　256（片）
（2） 8K＝  地址端引脚为13　
（3） 256K＝  地址码位数为18位
（4） 存储器 负载有256个
　  256 / 8＝32
32 / 8 = 4
因而需两级门驱动32+4=36个门
3． （1）T　＝　T1＋T2＊（1－H1）＋T3＊（1－H1）＊（1－H2）；
（2）T　＝　5＋50＊（1－95%）＋200＊（1－95%）＊（1－80%）＝5＋2.5＋2＝9.5ns
4． 运算展开为A1B1＋A2BA＋A3B3＋A4B4，先计算4个乘法，再计算加法A1B1＋A2B2
     
5． 时空图为：
　　　　　　 　
（2）实际吞吐率为
TP＝7/14 CP = 0.5　(结果/CP);
效率为e = (4 * 4 + 3 * 3 ) / (14 * 5 ) = 25 / 70 = 35.7 %
加速比为S = 25 / 14 = 1.78
5．在基准程序中，浮点乘法出现的频率是14%。而DLX流水线处理乘法的频率最高能够达到20%　，即每5个时钟周期进行一次浮点乘操作。当浮点乘法不是成群地聚集在一起，而是服从均匀分布时，这表明浮点乘法指令完全流水化所能够获得的性能好处可能很低。最好的情况是，浮点乘法操作和其它操作重叠，没有一点性能损失；最坏的情况是，所有的浮点乘法指令聚集在一起，并且14%的指令需要5个时钟周期。因而，如果流水线基本的CPI是1，那么在这种情况下由于流水线暂停所带来的CPI增量是0.7　
六．综合题（仅单独考生做，每小题7分，共28分）
1． 是指确定操作数地址的技术。寻址技术是硬件对软件编程的一种重要支持。设置各种不同的寻址方式是为了实现：
1） 方便程序设计；2）可扩大寻址范围；3）支持程序重定位；4）完成逻辑地址与物理地址的变换。
　　基本寻址方式有：立即数寻址，直接寻址，寄存器寻址，基址寻址，变址寻址，间接寻址，相对寻址等。
2． 极限流量：

实际流量：
　
3． 如图：
　　　　
4．(1) f = a g ( b －c ) －d e f －m n ，树形流程如下：
　　　　　
（2）处理台数为3；因顺序计算需7步，并行计算需4步，故加速比为7/4

国防科技大学研究生院1998年硕士生入学考试
计算机原理与系统结构试题
注意：1．统考生做一、二、三、四、五题
2．单独考生做一、二、三、四、六题
3．不用抄题，答案必须写在配发的答题纸上
一．解释下列名词、术语的含义（每个2分，共20分）
1. RISC  2.　程序访问局部性原理   3. 快表 4. “先写后读”相关  5. 同构型多处理机
6.  总线   7. 扇区     8. 多重中断   9. 稀疏向量  10.数组多路通道   
二．填空（每空1分，共20分）
（第1——4小题必做，在第5——13小题中，或做第5——8小题，或做第9——13小题）
1．某浮点机采用32位浮点二进制数据表示，其中8位（含1位符号）为移码表示的阶码，24位（含1位符号）为补码表示的规格化尾数，试写出可表示的最大正数（阶码：           尾数：          ）和最小负数（阶码：           尾数：            ）。
2．实现微程序快速转移的方法常有（           ）、（          ）、（         ）。
3．光盘存储器按存储介质可以分为（           ）、（          ）和（        ）三类。
4．刷新的基本要求是：（        ），（           ）和刷新期间不允许访存。
5．按照机器指令访问数据的方式，可以将当前绝大多数机器分为（      　　）、（           ）和（            ）类型。
6．大多数并行处理机都是由一定数量的（　　　　　）、一定数量的（　　　　　　）、某种形式的（            ）和某种形式的控制部件组成。
7．一般在DLX流水线中，分支延迟的三种调度方法是（　　　）、（        ）和（     ）。
8．在存储器层次结构中，减少Cache命中时间的技术主要有：采用小且简单的Cache,在Cache索引期间避免地址变换和（                      ）。
9．Flynn分类法是按指令流和数据流的（       　　）对计算机分类。按此分类法，ILLIAC-IV属于（　　　　　　）计算机。
10．有效地址（　　　）上界或（        ）下界，即出现越界错。
11．IBM370中的“测试与置定”指令TS的作用是（        ）,但它可能导致（           ）。
12．一个模m=32的多体存储器，其容量为1M字节。对于给定的地址（二进制）：11010011110101110101，若采用低位交*编址（二进制）为（          ）体内地址（二进制）为（           ）。
13．计算机系统的软件和硬件在（        ）上是等效的，但在（        ）上是不等效的。
三、简答以下问题（每个3分,共12分）
1． 通常浮点机的阶码都用移码表示，为什么？
2． 从磁头和磁记录介质角度考虑，如何提高磁表面存储器的记录密度？
3． 数据相关有哪几种类型？解决数据相关有哪些主要方法？
4． 什么是堆栈型机器？什么是通用寄存器型机器？堆栈型机器有何优点？
四．计算题（每个5分，共20分）
（第1~3小题必做，在第4、第5小题中，或做第4小题，或做第5小题。）
1． 已知被除数A = －0.1001,除数B = －1。试用补码加减交替除法规则求商[C] =？余数[R] =？（要写出计算竖式）。
2． 使用16K*1位的静态RAM存储芯片，外围电路用ECL电路，构成128K*16位的Cache存储器。试回答：
（1） 需要多少存储芯片？
（2） 存储器地址码位数是多少？
（3） 单个芯片的地址码位数是多少？
（4） 计算写使能端 的负载端数。若每个ECL门带8个负载端，需要多少个ECL门？
3． 给定如下图所示的二级Cache存储器层次结构,设第一级和第二级Cache的访问时间是 ; 分别是第一级Cache和第二级Cache的命中率； 为主存访问周期。求：
                           
（1） 该存储器层次结构的平均访问时间；
（2） 和直接对主存进行访问相比，该存储器层次结构访问时间加速比是多少？加速比的  最大值是多少？
4． 请写出PM2I单级互连网络的互连函数，并画出当结点数N=8时，PM2I的连接情况。
5． 什么是LRU 替换算法？在用比较对法实现LRU替换算法时，对于P（块数）为32的情况，若分为每群4对，每对2行，请问需要多少个状态位？（要求写出式子）
五、综合题（仅统考生做）
  （每小题7分，共28分。第1、2小题必做；第3——6小题中，或做第3、4小题，或做第5、6小题）
1． 一盘组共10个盘片。其中1个盘面为保护面，1个盘面为伺服面，其它盘面为数据面。盘的转速为7200 RPM。存储区域的内存直径为20cm，外直径为32cm,道密度为15TPM,位密度为100bpm。
计算：
（1） 最大等待时间
（2） 盘组容量为多少字节
（3） 数据传输率为多少字节/秒
2． 何为先行进位加法器？简述先行进位的基本思想和实现方法。
3． 有一条动态流水线由6段组成，加法用1、2、3、6段，乘法用1、4、5、6各段时间相等，均为 。如果输入和输出的缓冲器足够大，且输出端的数据可以直接返回到输入 求：（1）画出处理过程的时——空图；
      （2）计算其实际吞吐率和效率。
4． 设有一个四级立方体网络，按从左到右的次序依次为第0级、第1级、第2级、第3级。其输入端和输出端的编号均为0,1,…,15。（1）画出该网络；（2）该网络各级实现的函数是什么？（3）对于下述连接，分别写出其级控制信号：(设“0”表示直送，“1”表示交换) a .4组4元交换，即(0,3) (1,2) (4,7) (5,6) (8,11) (9,10) (12,15) (13,14) b. 4组4元交换+1组16元交换
                    
6． 设有一主频为200MHz的向量处理机，对如下向量指令进行处理。而该向量处理机的各种操作的启动开销如下表所示。
操作 时钟周期数
加    6
乘    7
装入/存储    12
                          
假设向量操作的保持速率为1个时钟周期，向量元素为双精度浮点数，机器顺序执行各向量指令且不链接。如果以MFLOPS衡量处理机性能，求：
(1)该向量处理机的峰值性能
(2)半性能向量长度
(3)如果忽略任何循环额外开销，则向量长度至少为多大时，向量处理比标量处理快?

6．有一台机器，其并行计算与顺序计算的加速比为10，某一程序当前所开发的并行成分占整个程序的50% 。现在某一课题组提出只要投资50,000，他们可以通过改造硬件的方式使得该程序的并行成分的计算速度加倍；而另一课题组则认为，无需改变硬件，只要进一步开发程序中的并行成分（假设该程序的最大并行性可达60%）就可以达到同样的效果，并要示在当前程序的基础上，每开发1%的并行成分，需10,000元。试问：你将支持哪个课题组的工作？有何依据？
六．综合题（仅单独考生做，每小题7分，共28分）
1． 有一双面软盘，每面有77道，划分为9个扇区。盘的转速为360RPM,磁头定位后对任何磁道上的读写速率都是250Kb/s.求：（1）该盘可存信息的最大容量 （2）每扇区已定位在某磁道上，则读取该道任意扇区信息的最大等待时间是多少？
2． 简述确定指令的基本要求。一般的指令系统应包括哪些基本指令类型？
3． 设某台计算机有9条指令，其使用频度为：
I1: 52%      I2:14%      I3: 12%     I4: 7%     I5:6%  
I6: 5%      I7: 2%      I8: 1%     I9: 1%     
  试分别用Huffman编码（要求画出其Huffman树）和2-4-6等长扩展操作码为其编码。
4． 有一条流水线由4个功能段组成，如下图所示：

（1）若每隔2 向流水线输入一个任务，一共输入4个，画出其处理过程的时——空图，并求其吞吐率和效率。
（2）为了使流水线最快能每隔 流出一个任务，应改进该流水线。A.试问有哪两种改进方案？画出改进后的流水线。B.若每隔 向改进后的流水线输入一个任务，一共输入4个。试对于改进后的两种流水线，分别求其吞吐率。

国防科技大学研究生院1997年硕士生入学考试
计算机原理与系统结构试题
注意：1．统考生做一、二、三、四、五题
2．单独考生做一、二、三、四、六题
3．答案只能写在答题纸上
一．名词解释（每个2分，共20分）
1. 通道状态字  2.　中断隐指令   3. 记录方式  4. 异常  5. 自同步能力
6.  MIMD  7. “写——写”相关  8. 吞吐率   9. Cache失效率  10. 基准（典型）程序法  二．填空（每空1分，共20分）
（第1——5小题必做，在第6——14小题中，或做第6——9小题，或做第10——14小题）
1．判别定点溢出的一般常用方法有（     ）和（     ）。
2．描写存取向量数据的主要参数是（      ）、（      ）、（          ）。
3．I/O设备的编址，通常有（            ）和（           ）两种方式。
4．定点光栅扫描CRT字符显示器中，缓冲（刷新）存储器存放的是（        ），而字符发生器（ROM）存放的是（           ）。
5．激光打印机中，声光调制器是以改变（      　　）来实现控制激光束的方向。
6．影响流水线性能的因素主要有（　　　　　）、（　　　　　　）、（            ）。
7．一台计算机的价格除平均折扣与毛利之外，还应包括（　　　　　）、（           ）。
8．评测Ｉ／Ｏ系统的性能指标主要有（           ）、（            ）。
9．大体上，互连网络可以分成（       　　），（　　　　　　）、（　　　　　  ）。
10．系列机是指在同一厂家内生产的具有相同的（　　　），但具有不同的（        ）的系列不同型号的机器。
11．从执行程序的角度看，并行性从低到高可分为指令内部并行、（        ）并行、（        ）并行和、（        ）并行。
12．按照流动方式，流水线可分为（         ）流水线和（          ）流水线。
13．流水机器处理中断的关键是（          ）。
14．设δ(x)和β(x)分别是表示全混洗排列和蝶式排列，x={00111010},则  （        ）， （          ）。
三、简答以下问题（每个3分,共12分）
1． 动态MOS存储器为什么要刷新？怎样实现刷新？
2． 试比较程序中断（PI）和直接内存存取（DMA）有什么区别？
3． 单机中实现Cache与主存信息一致性有何方法？
4． 设计指令系统应考虑哪几个主要因素？
四．计算题（每个5分，共20分）
1． 已知被乘数A = ＋0.0101,乘数B = －0.1101,试用补码乘法比较法（booth乘法）求[A×B] =？（要写出计算竖式）
2． 有一双软盘，每面有80道，划分为15个扇区，盘的转速为300RPM，磁头定位后，在任何磁道上的读写速率都是500Kb/s。求：
（1） 任意磁道上的扇区最大存储容量是多少字节？
（2） 若磁道上的位密度是9646 bpi，则该盘片记录磁道的最小直径是多少？
3． 设下表表示各种向量操作的启动开销，试计算下面一组向量指令在链接与不链接情况下的执行时间。（设向量长度为n，向量部件之间的链接不需要缓冲时间，且访问流水线只有一条）
类型 启动开销（通过时间）
向量加      6拍
向量乘      7拍
向量存取      12拍
                          
4．（1）设在一个“Cache——主存”层次中，Cache为8块，主存为32块（都从0开始编址）。试对于以下三种映射方法，求主存第10块可以调入Cache的哪些位置。
① 直接映射；
② 组相联映射（组大小为4，采用位选择算法）；
③ 全相联映射。
   （2）这三种映射方法各有何特点？
五、综合题（仅统考生做）
  （每小题7分，共28分。第1、2小题必做；第3——6小题中，或做第3、4小题，或做第5、6小题）
   = ？和余数  =  ?（假定阶码为4位含1位符号，尾数为6位含1位符号）。
要求：
（1） 阶码用移码表示，尾数用补码表示；
（2） 用补码比较法或加减交替法（两种任选其一）求尾数商；
（3） 写出计算步骤和竖式。
2． 试画出微程序控制器的基本原理框图（Wilkes模型），并说明其工作原理。
3． 设一个由并行编译器产生的目标代码的并行化比率只有40%，若分配给128台处理机，加速比是多少？若分配给1024台处理机，加速比又是多少？若经过优化，并行化比率达到95%，情况又将如何？计算结果对我们有什么启示？（设并行化部分能在任意多台处理机上平均分布）
4． 对网桥的测试表明，消息包的到达率为250个包/S，门关（gateway）每2ms转发一个消息包。设消息包的到达与转发服从指数分布，请使用M/M/2模型，求：（1）门关的利用率；（2）消息包在门关中的平均时间；（3）门关中消息包的平均数。
5． 在有一个加法器和一个乘法器的多操作部件处理机上，执行如下指令序列：
   
设加法时间=2，乘法时间=6,调度时间=1，对于具有虚拟操作部件的情况，画出执行时间关系图，说明需用多少时间，指出发生操作部件冲突和操作数相关的情况。
6．（1）简述用比较对法实现LRU替换算法的基本思想；
  （2）设共有3块，分别为A，B，C。用 3个触发器记录其状态，并且设 =1表示A比B更接近被访问过，其余依次类推。画出其硬件实现逻辑图。
六．综合题（仅单独考生做，每小题7分，共28分）

2．有一字节多路通道，连接终端8台，打印机3台，笔绘仪1台，假定终端每隔100us要传送1个字节，打印机每隔150us传送1个字节，笔绘仪每隔1ms传送1个字节。试求该字节多路通道的实际流量是多少？
3. 某程序的页地址（虚页）如下：
（1） 3  5  3  7  6  6  3  2  5  3  2
当采用LRU替换算法时，为获得可能最高的命中率，至少应分配给该程序几个实页？其可能的最高页命中率为多少？
4．（1）画出3级立方体互连网络；
  （2）若要实现 的通讯，试写出级控制信号；（设“1”表示交换，“0”表示直送）

国防科技大学研究生院1996年硕士生入学考试
计算机原理与系统结构试题
注意：1．统考生做一、二、三、四、五、六题
2．单独考生做一、二、三、四、五、七题
3．答案只能写在答题纸上
一．名词解释（每个2分，共20分）
1. 霍夫曼编码  2. 选择通道  3. 一次重叠  4. 先读后写相关  5. 浮点规格化数
6.  帧频   7. 特权指令     8. 寻址方式   9. 通道程序  10. 信息整数边界   
二．判断题（10分,正确的写个“T”，错误写个“F”）
(  )1.动态多功能流水线是指流水线内各段的功能可动态改变，因而使流水线有多种功能。
(  )2.向量的纵向处理方式适合于存储器----存储器流水向量机，而横向处理方式适合于寄存器---寄存器型流水向量机。
(  )3.在BSP中，采用了资源重复与时间重叠两种并行化手段。
(  )4.资源共享体现了并行性中的并发性。
(  )5.在页式虚拟存储系统中，只要发现页面失败，就定要调用页面替换算法。
(  )6.系统结构相同的机器，其存储信息的保护方式一定相同。
(  )7.在位数相同（设备量相同）的情况下，浮点法要比定点法表示的数值范围大。
(  )8.通常微程序控制要比组合逻辑控制执行指令速度快。
(  )9.一般在浮点机中，阶码采用移码表示，主要是为了扩大数值的表示范围。
(  )10.微程序控制中，直接控制编码是指微指令的uocf字段中，每一位代表一个微操作，这种编码法的优点是微指令的字长短。
三．填空（每空1分，共20分）
1．在IBM360/91机器中，采用（     ）判相关，采用（     ）建立相关专用通路的链接。
2．全相联映象的地址变换可采用（      ）法与（      ）法。
3．选择计算机系统软硬件分配比例，主要取决于（                     ）
4．系列机的根本特征是（                                 ）
5．在页式虚拟存储系统中，（内）页表对应（              ）之间的地址转换，而外页表对应（               ）间的地址转换。
6．并行处理机的两种结构形式化分别是（                ）和（                 ）。
7．在堆栈机中，4 7 3 + * 5 2 * / 8 2 / + 的计算结果是（                   ）
8．指令系统的规整性包括指令操作的（           ）、（            ）、指令格式与数据格式的一致性。
9．磁盘格式化，也称作（       ），是通过（　　　  的方法对盘面设置扇区与设置标志。
10．对磁头磁特性的要求是（          ），（　　　　）和（　　　　　）。
11．在CRT字符显示器中，缓冲（刷新）存储器中存放的是（        ），而在字符发生器中存放的是（                 ）。
四．回答以下问题（每个2.5分，共10分）
1． 什么叫光盘？当前光盘有哪几类？各有何主要特点？
2． 简述随机扫描与光栅扫描显示器的主要区别。
3． 什么是堆栈型替换算法？
4． 试述并行处理机与向量处理机的异同点。


五．计算题（每个5分，共15分）
1． 有一个经快表——慢表地址变换的二级虚拟存储器，若先用快表作地址变换，且快表命中率为95%，快表未命中时，需访问慢表，且慢表命中率为98%。设程序主存时间为 ,查快表时间为 ,辅存传一页至主存时间为  。求虚拟存贮器的等效访问时间。
2． 有一磁带机，采用1/2 英寸9道格式（其中，1道作奇偶校验用）记录信息，有效带长2400英尺，正走带速为200英寸/秒，单位道密度为6250bpi 。求：
1） 该带读写时，有效数据传输率是多少？
2） 若每个数据块记录4096字节，块间间隙为0.3英寸，则该带可存储的信息是多少字节？
3． 一个字节多路通道，共接8台设备，它们的工作频率分别是100,50,25,20,20,5,3,2KB/s,问此通道在数据传输时的 =2.5us ,  =2.5us，此通道能否正常工作而不丢失数据吗？
六．综合题（共25分）
1． 有一“Cache——主存”层次，主存共8块（块号0——7），Cache分为4块，采用组相联映象（每组2块）,LRU替换算法，对如下地址流：
时间 1 2 3 4 5 6 7 8 9 10 11 12
块地址流 1 3 5 1 2 6 1 0 3 4 5 5
设t=0时，Cache为空
（1） 试画出t1——t12期间内Cache的使用情况；
（2） 求此期间内Cache的命中率。（本题7分）
已知补码比较一位乘法的规则表达式和规则表：
其中，A为被乘数，B为乘数，P为部分积， 为比较乘数的附加位，其初值为0.
(1) 试根据补码比较法一位一乘规则，推导出两位一乘的规则；
(2) 用比较法两位一乘规则计算[A×B] =？，已知被乘数[A] =0.10101,乘数 = －0.11001 (要求写出运算竖式。)（本题7分）
2． 么是断定型微地址，试画出其一位测试地址形成原理图，并说明其实现方法（本题6分）
3． 若qc个结点的编号为0,1,2,…，（qc-1）,Delta网络的互连函数有两种表达形式，分别是：

七．综合题（共25分，单独考生做）
1． 设有网络编号为0,1,…,63的64个处理器，采用单级互连网络连接，当互连函数分别为：a.Cube b.PM2 c.Exchange(Shuffle) 时，第5号处理器将与哪个处理器互连?(本题6份)
2． 试述DMA与通道方式下信息传输的异同。（本题6分）
3． 若处理机中一条浮点加法指令的执行分成减价，对阶，尾数相加，规格化四段。各段时间从减阶开始依次是1us,0.5us,1.5us,0.5us .若流水线对4个数据进行累加，即完成W=A+B+C+D，求
a. 流水线的实际吞吐率TP及效率η ；
b. 瓶颈在何处？如何克服？（本题7分）
4． 已知一个双面软盘，划分成15个扇区，每个扇区512字节，每面80磁道，假设软盘的转速为360RPM，试求：
a.软盘的有效容量是多少？
        b.当磁头已定位于某磁道上，则读取该道上任意扇信息的最大等待时间是多少？(本题6分)

国防科技大学研究生院2001年硕士生入学考试
计算机原理试题
考生注意：1、本试卷共七大题；
2、统考生只做一、二、三、四、五、六题；
3、单独考生只做一、二、三、四、五、七题；
4、不用抄题，答案必须写在配发的答题纸上。
一．解释下列名词、术语的含义（每个1.5分，共15分）
1. 有效地址 2. 断定型微地址 3. 规格化浮点数 4. 先行进位 5. 特权指令 6. 通道状态字 7. 存储周期 8. 相联存储器 9. 司服面 10. 打印宽度
二．单选填空（每空1分，共10分）
1．指令寄存器存的是…………………………………………………………………( )
A．下一条要执行的指令 B.已执行完了的指令
C．正在执行的指令 D.要转移的指令
2．设微指令周期为Tm，执行微操作时间为Tmp,访问控存时间为tr。当并行控制时，Tm=……. ……………………………………………………………………………( )
A.1/2 Tmp B.Tmp C.2Tmp D . Tmp + tr
3．如果指令中的地址码为A，变址寄存器为X，基址寄存器为B，则变址间址寻址方式的操作地址N=…………………………………………………………………………( )
A. X+(A) B. ((X+B) + A ) C . (X + A ) D . (( X ) + A )
4．中断响应是在……………………………………………………………………….( )
A. 一条指令执行开始 B. 一条指令执行中间
C. 一条指令执行之末 D. 一条指令执行的任何时刻
5．下列哪种指令不属于程序控制指令…………………..……………………………( )
A.无条件转移指令 B.条件转移指令 C. 中断隐指令 D.循环指令
6．某浮点机，采用规格化浮点数表示，阶码用移码表示(最高位代表符号位)，尾数用原码表示。下列哪个数的表示不是规格化浮点数………..……………………………..( )
阶码 尾数 阶码 尾数
A. 1111111，1.1000……00 B.0011111,1.0111……01
C. 1000001,0.1111……01 D.0111111,0.1000……10
7．和主存比较，外存的特点是…………………………………………………………( )
A.容量大、速度低、成本低 B 容量大、速度慢、成本高
C.容量小、速度快、成本高 D. 容量小、速度慢。成本高
8．某计算机字长32位，存储容量为16MB，按字节编址，其寻址范围为……..( )
A.0~2M – 1 B.0~4M – 1 C. 0~8M – 1 D. 16M
9．含有处理机的终端通常称为………………………………………………………( )
A. 智能终端 B. 专用终端 C. 普通终端 D. 远程终端
10．CPU对通道的启动是通过( )实现的。
A. 自陷 B. 中断 C. I/O指令 D. 通道命令字
三、填空题（每个1分,共20分）
1． 控制器的组成主要包括：( )、( )、( )和微操作部件等。
2． 数字电子计算机的主要特点是存储容量大、( )、( )。
3． 一条指令的执行过程，通常包括：( )、( )、( )三个阶段。
4． 微程序的首地址是由( )确定的，而后继微地址则是由( )确定的。
5． 指令系统的完整性，通常是指( )和( )。
6． 非击打式打印机有( )、( )和( )等。
7． 半导体只读存储器按其写入分为( )、( )和( )三种情况。
8． I/O设备的编址通常有( )和( )两种方式。
四．简答题(每题4分，共20分)
1． 何谓变址寻址和基址寻址？两者有何异同点？
2． 何谓定点溢出？给出判别定点溢出的两种方法。
3． 什么是移码？通常浮点机中浮点数的阶码为何都采用移码表示？
4． 磁头材料和磁记录材料各有何特点和要求？
5． 周期挪用DMA与程序中断传送有何区别？
五、(每小题6分，共12分)
1． 假定某定点计算机，字长16位。CPU内有8个通用寄存器，可执行8种操作指令，采用二地址指令格式(其中最多有一个访存地址)，访存周期Tm为500ns ，时钟周期Tcp为125ns,不考虑中断、总线、变址。要求：
(1) 给出合理的指令格式；
(2) 确定指令周期Ti和指令节拍数m;
(3) 说明设计该机组合逻辑控制器的方法和步骤。
2． 外围线路采用ECL电路，使用4K x 4 的双极型RAM存储芯片构成128K X 64 位的cache 存储器。试回答：
(1) 需要多少存储芯片？
(2) 存储芯片地址端引脚个数？存储器地址码位数？
(3) 画出存储矩阵示意图。
(4) 计算存储器的 端需多少ECL门电路驱动？假定一个ECL门电路可驱动 8个端。
六．(3小题，共23分)
1．(10分)已知被除数X= +0.010101 ，除数Y = +0.11011 。要求：
(1) 用补码加减交替法规则，求商[ X/Y ]补=？(要求写出计算竖式)。
(2) 画出实现该除法规则的除法运算逻辑组成框图。
2．(6分)有一光栅扫描字符显示器，可显示128种ASCII码字符，每个字符由9x7(9行7列)点阵构成，字间间隔2个点，每帧显示25行，每行80个字符。
试回答：
(1) 缓存RAM最小容量是多少？
(2) 字符库容量是多少？
(3) 点计数器要几位触发器构成？
3．(7分)某盘组有5个盘片，其中1个盘为伺服面，其它盘面为记录数据的盘面，磁盘转速为7200RPM。盘存储区域内直径为4.1cm,外直径为8.9cm ,道密度为40TPM，位密度为300bpm，试计算：
(1) 数据盘面数和柱面数；
(2) 盘组容量是多少字节？
(3) 平均等待时间是多少ms?
(4) 数据传输是多少字节/秒？
七．(3小题，共23分)
1．(10分)已知被乘数X= +0.1101 ，乘数Y = – 0.1011 。试用补码比较(Booth)乘法法则，求商[ X*Y ]补=？(要求写出计算竖式)。
2．(7分)有一选择通道，可连接4台快速外设，它们的数据传输率分别为8MB/S、4 MB/S、2 MB/S、1 MB/S。该选择通道每批最多可传送16K字节信息，选择设备的时间为2us ，传送1个字节的时间为100ns 。试求该选择通道的极限流量和实际的最大流量。
3．(6分)动态MOS存储器为什么要刷新？怎样刷新？通常有几种刷新方式，并简单说明之。

国防科技大学研究生院2002年硕士生入学考试
425-计算机原理 试题 题单号：40625
（可不抄题）
考生注意：1、本试卷共七大题，有4页；
2、统考生只做一、二、三、四、五、六题；
3、单独考生只做一、二、三、四、五、七题；
4、答案必须写在配发的答题纸上。
一、 解释下列名词、术语的含义（每个1.5分，共15分）
1、寻址方式 2、定点溢出 3、数据表示 4、RISC 5、向量中断
6、柱面 7、通道控制字 8、打印速度 9、液晶相温度 10、随机扫描

二、 单选填空（每空1分，共10分）
1、 采用变形码判溢出，当发生正溢出时，其两位符号位为 ( )
A、00 B、01 C、10 D、11
2、 设指令中的地址码为A，变址寄存器为X，基址寄存器为B，则间接变址寻址方式的操作数地址EA= （ ）
A、（（X）+A） B、（X）+（A） C、（B+X）+A D、（A+X）+B
3、 下列哪种指令用户不准使用 （ ）
A、循环指令 B、转换指令 C、特权指令 D、条件转移指令
4、 某计算机，浮点数采用规格化表示，阶码用移码表示（最高位代表符号位），尾数用补码表示。下列哪个数不是规格化浮点数。 （ ）
A、阶码：1111111，尾数：1.000 00 B、阶码：0011111，尾数: 1.010 01
C、阶码：1000111，尾数：1.100 00 D、阶码：0111111，尾数：0.111 11
5、 设计一个两位一乘的乘法器，实现其部分积相加的加法器需设置（ ）位符号位。
A、1 B、2 C、3 D、4
6、在主存和CPU之间增加cache的目的是 ( )
A、扩大主存容量 B、增大主存传输率
C、解决CPU、主存速度匹配 D、增加CPU通用寄存器数量
7、和动态RAM比较，静态RAM的特点是 （ ）
A、集成度高、存取速度慢 B、集成度高、存取速度快
C、集成度低、存取速度慢 D、集成度低、存取速度快
8、下述打印机属于非击打的是
A、列式针打印机 B、激光打印机 C、梳式针打印机 D、鼓轮式打印机
9、用户对通道I/O设备的请求是通过（ ）实现的 （ ）
A、程序中短 B、自愿进管（广义指令） C、I/O指令 D、通道程序
10、周期挪用DMA与主存交换一个单位数据是通过（ ）实现的。 （ ）
A、程序中断 B、简单中断 C、I/O指令 D、通道命令字
三、 填空题（每空1分，共20分）
1、 已知X=10101010，Y=11110000. 求：X∧ =（ ）；X Y=（ ）.
已知：X=-10011，则：[-X]补=（ ）；[X]移=（ ）
2、 某计算机用32位表示浮点数，阶码用补码8位（含1位符号）表示，尾数用补码24位（含1位符号）表示。试给出该机器所能表示的规格化浮点数：
最小正数（阶码： 尾数： ）
最大负数（阶码： 尾数： ）。
3、 将2002表示成16位二进制定点整数（ ）。
4、 微指令的微命令控制信号的编码方法，通常有直接编码、（ ）、（ ）和（ ）。
5、 主存储器由（ ）、（ ）、（ ）和控制线路四部分组成。
6、 相变型光盘分为两种，一种为不可逆相变光盘，又称（ ）；另一种为（ ），又称可擦型光盘。
7、 激光打印机的电子照相转印系统由充电和记录电晕器、（ ）、（ ）、（ ）和清洁器组成。
8、 三级I/O子系统一般由（ ）、（ ）和设备组成。


四、 简答题（每题4分，共20分）
1、 单总线系统存在哪些主要问题？简述解决问题的途径。
2、 简单说明机器指令与微指令、程序与微程序、主存与控存（微程序控存）有何不同？
3、 说明作为存储记忆的元器件应具备哪些条件？
4、 试述列（串）式针打的组成及各部分的功能？
5、 试述程序中断传送与通道传送的区别？


五、（每小题6分，共12分）
1、 使用扩展操作码技术的原则是什么？假定指令长度为16位，利用扩展操作码方法试给出由50种指令构成的指令系统（指令格式和扩展方法）。要求：
0P=4位，14条指令；0P=8位，15条指令；
0P=12位，12条指令； 0P=16位，9条指令。

2、 使用期64K*1位的动态RAM（DRAM）存储芯片构成4M*32位的主存储器。试回答：
（1） 划出存储芯片引脚示意图。
（2） 需要多少存储芯片？
（3） 存储器地址码位数？作为片选译码的地址码位数？


六、（3小题，共23分）
1、（10分）已知被乘数 ，乘数 。试按规格化浮点乘法规则，求[X*Y]移、补=？ 要求：
（1）阶码用移码4位（含1位符号）表示，尾数用补码6位（含1位符号）表示。写出计算步骤和竖式，用补码一位乘比较（Booth）乘法规则计算尾数乘积；
（2）画出实现该浮点乘法运算的乘法器逻辑结构框图。

2、（7分）某机字长32位，主存存储周期320ns。普通I/O通道的数据传输率为 字节/秒；当通道配有字缓冲器时，数据传输率为 字节/秒。
试计算：
（1） 普通I/O通道的数据传输率与主存的数据传输率比值是多少？
（2） 带字缓冲器I/O通道的数据传输率与主存的数值传输率比值是多少？

3、（6分）设计I/O的硬件接口应考虑哪些因素？


七、（3小题，共23分）
1、（9分）已知被乘数X=+0.11011，乘数Y= -0.11101。试用原码一位乘法规则，求[X*Y]原=？ 要求：写出计算步骤和竖式。

2、（8分）有一磁盘，盘组由四个盘片组成，其专设一个伺服面，其它为记录面。存储区域内直径为5.2CM，外直径为13.2CM，道距为0.025MM，位密度为300BPM，转速为7200RPM，假定&=3。试计算：
(1) 记录盘面数和柱面数；
(2) 盘组容量是多少字节?
(3) 数据传输率是多少字节/秒？
(4) 假定一个磁道分成32扇区，试为该磁盘设计一个地址方案。

3、（6分）何为中断响应？CPU响应中断的条件是什么？中断响应要完成那些工作？

国防科技大学研究生院2003年硕士生入学考试
631_计算机原理 试题 题单号：40631
（可不抄题）
考生注意：答案必须写在统一配发的专用答题纸上！

一。解释下列名词、术语的含义（每个3分，共24分）
1。微指令 2。程序状态字 3。中断隐指令 4。主存存取时间
5。液晶 6。光栅扫描 7。静电潜像 8。字节多路通道

二.单选题（请把你认为正确答案的序号填入括号内，每空1分，共15分）
1.。设指令中的地址码为A，变址寄存器为X，程序计数器为PC，则间址变址寻址方式的操作数地址为（ ）
A。（PC）+A B。（A）+（X）
C。（A+X） D。A+（X）
2。采用扩展操作码的重要原则是（ ）
A。操作码长度可变  B。使用频度高的指令采用短操作码
C。使用频度低的指令采用短操作码 D。满足整数边界原则
3。下列哪种指令属于程序控制指令（ ）
A。逻辑移位指令 B。循环指令 C。数据转换指令 D。特权指令
4。用补码双符号位表示的定点小数，下述哪种情况属负溢出（ ）
A。11.0000000 B。01.0000000
C。10.0000000 D。00.1000000
5。通常划分计算机发展时代是以（ ）为标准的。
A。所用电子器件 B。运算速度 C。计算机结构 D。所用语言
6。某浮点机，采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用补码表示。下列规格化浮点数哪个数最大（ ）
阶码 尾数 阶码 尾数
A。1111111，1.0000….00 B。0011111，1.0111....01
C。1000001，0.1111….01 D。0111111，0.1000….10
7。冯。诺依曼计算机结构的核心思想是（ ）
A。二进制运算 B。 有存储信息的功能 C。运算速度快 D。存储程序控制
8。在微程序控制器中，执行指令微程序的首条微指令地址是怎么得到的（ ）
A。程序计数器PC B。前条微指令 C。uPC+1 D。指令操作码映射
9。和MOS和RAM比较，双极型RAM的特点是（ ）
A。速度快，集成度低，位功耗高 B。速度快，集成度高，位功耗高
C。速度快，集成度低，位功耗低 C。速度慢，集成度高，位功耗底
10。字位结构为1M*4位的DRAM存储芯片，其地址引脚与数据引脚之和为（ ）
A。28 B。14 C。24 D。12
11。下述打印机属于击打的是（ ）
A。激光打印机 B。喷墨打印机 C。热敏打印机 D。针式打印机
12。CPU可随机访问的存储器是（ ）
A。光盘存储器 B。主存储器 C。磁盘存储器 D。磁带存储器

13。主机与外设传送数据时，采用（ ）对CPU打扰最少。
A。程序中断控制传送 B。DMA控制传送
C。程序直接控制传送 D。通道控制传送
14。下列存储器中，属于挥发性的是（ ）
A。DRAM B。MROM C。PROM D。EEPROM
15。CD-ROM的光道是（ ）
A。位记录密度不同的同心圆 B。位记录密度相同的同心圆
C。位记录密度不同的螺旋线 D。位纪录密度相同的螺旋线

三。填空题（每空1分，共30分）
1。已知X=+1001100，则[X]反=（ ），[X]移=（ ）。
2。已知X=11001100，Y=00110011，则X○+非Y=（ ），X∧Y=（ ）。
/*本题“非Y”指Y 上有一横，由于未用公式编辑器打不出，shuxiang特注！*/
3。一个较完善的计算机指令系统应满足的要求是（ ）、（ ）、（ ）和兼容性。
4。总线按传送信息的类型可分为（ ）、（ ）和（ ）。
5。有一定点整数[X]反=11010101，对其进行算术右移1位后为（ ），对其进行算术左移1位后为（ ）。
6。微指令的控制字段，当采用分段直接编码时，段内是（ ）编码，而段间是（ ）编码可同时进行。分段时，一般把（ ）分在同一段内，把（ ）分在不同段内。
7。DRAM刷新，按刷新操作周期的分配方式，可分为（ ）、（ ）和透明式刷新三种方式。
8。在多体低位交*编址并行主存系统中，假定A为系统地址，n为存储体数，j为体号地址（j=0，1，…..n-1），m为每个体的存储单元个数，i为体内地址（i=0，1，….m-1），则有A=n*i+j。此主存系统的地址码位数应为（ ）。若A为已知，则体内地址i=（ ），体号地址j=（ ）。
9。硬磁盘地址通常由台号、（ ）、（ ）和（ ）构成。
10。在程序中断传送标准接口中，反映外设主要工作状态的触发器是（ ）和（ ）。
11。打印机按印字原理可分为（ ）和（ ）两大类。按工作方式可分为（ ）和（ ）打印机。

四。简答题（6小题，每题5分，共30分）
1。何谓堆栈？简述其在计算机中的应用。
2。以单总线系统为例，简要说明一个总线主设备从与总线连接的某设备读取数据的操作过程。
3。简述寻址技术在计算机中的作用。
4。试说明cache、主存、辅存两个存储层次在功能技术和实现方法上有何不同？
5。说明指令和通道命令（控制）字的异同点？
6。简述程序中断传送接口的组成及各部分的功能。

五。综合题（6小题，共51分）
1。（11分）已知补码一位一乘的比较乘法规则的第i+1步部分积的表达式为：[Pi+1]补=2-1{
[Pi]补+（Yn-i+1-Yn-i）[X]补}。式中，P为部分积，Y 为乘数，X为被乘数。设字长为n位，Yn+i为附加比较位，其初值为0。
（1）试根据上述部分积的表达式，推出补码比较乘法两位一乘规则表达式；
（2）给出两位一乘第一步部分积的表达式；
（3）用给出的补码比较乘法两位一乘表达式，计算[X*Y]补=？，已知被乘数X=+0.111111，乘数Y=-0.111001。要求写出计算步骤和运算竖式。
2。（8分）已知被除数X=+0.1001，除数Y=-0.1011。试用原码加减交替法除法规则，求
[X/Y]原=？余数[R]原=？要求写出计算步骤和运算竖式。
3。（7分）试比较组合逻辑控制器和微程序控制器的优缺点。
4。（8分）外围线路采用TTL电路，使用256k*4位的DRAM存储芯片MB81C4256，构成4M*64位的主存储器。试回答：
（1）需要多少个MB81C4256存储芯片？
（2）画出存储芯片引脚示意图。
（3）存储器地址码位数？作为片译码的地址码位数？
（4）计算存储器的WE（读写控制）端需多少TTL门电路驱动？假定一个TTL门电路可驱动8个WE端。
/*本题“WE”上有一横，指低电平有效，由于未用公式编辑器打不出，shuxiang特注！*/
5。（9分）盘组由6个盘片组成的磁盘机，其中专设1个盘面为伺服面，其他盘面为记录数据的盘面。盘存储区域内直径为6.2cm，外直径为13.2cm，道密度为50TPM，位密度为400bpm，磁盘转速为7200RPM。假定n=3。试计算：
（1）数据盘面数和柱面数；
（2）盘组容量是多少字节？
（3）数据传输率是多少字节/秒？
（4）假定系统配备上述磁盘机10台，每个磁道分成64个扇区，试为该磁盘设计一个地址方案。
6。（8分）有一字节多路通道，其极限流量为0.16MB/S，通道现已连接笔绘仪1台，打印机3台，终端8个。它们传送1个字节的时间分别为1mS、150uS、100uS。试计算：
（1）该通道实际的最大流量是多少？
（2）在使该通道不饱和情况下，最多还能连接几台终端？

taihaole xiexie [s:4]

太好的资料了，真如雪中送炭