北京航天航空大学2009年硕士研究生入学考试数字电路与计算机组成试卷

一、(3’+4’+3’)
1)用卡诺图化简下列逻辑函数：

其约束条件为：C?D=1
2)一个3:8译码器构成的逻辑电路如图1所示，写出逻辑函数F1、F2的表达式。
图1

3)试分析图2所示电路的逻辑功能，并与基本RS触发器的逻辑功能进行比较。
图2

二、(10’)分析图3所示的异步时序电路：
1)作出状态转移表；
2)说明电路完成的功能。
图3
三、(10’)
投币式复印机有一个输入口X接受0.1元的硬币，有三个按钮A、B、C控制复印的尺寸。复印不同的尺寸应投入不同数量的硬币：B5为0.3元，A4为0.4元，A3为0.5元。分别由相应的输出Y1、Y2、Y3控制复印机的复印尺寸。请用D触发器实现该电路。
四、(2’x5)
1.决定指令执行顺序的寄存器是________________，而记录指令执行结构的状态的寄存器________________。
2.由16K×4的SDRAM芯片组成的RAM，其刷新地址计数器为________________位。
3.由5个9GB的硬盘组成一个RAID5，其有效的存储容量为________________。
4.补码乘法的基本等式是：[A×B]补=________________。
5.构造一个具有14位地址和8位字长的存储器，需要_______________个1K×1的存储芯片。
五、简单回答题(5’x4)
1.画出控制器的一般结构框图，并结合指令的执行过程阐述各部件的作用。
2.总线的同步控制和异步控制有何区别？比较它们的优缺点。
3.简述DMA接口的基本组成。
4.一台磁盘机，知其有10个盘面，100个柱面，总容量为3200K字节，磁盘旋转一周的时间为25ms，每个磁道分4个区，区与区之间有一个间隙，磁头通过每个间隙需要1.25ms。请计算该磁盘机的数据传输率。
六、(15’)
某计算机系统主存大小为32K字，高速缓存大小为4K字，采用列(组)相联地址映射方式，每列含4块，每块大小64个字。假定高速缓存开始为空，CPU从主存地址单元0开始按顺序依次读取4352个字。重复次过程共10次。若高速缓存的速度是主存的10倍，且采用LRU替换算法。
七、(10’)
某机内存64KB，CPU内部有8个16位通用寄存器(其中4个又可以当成8个8位通用寄存器)。该机指令系统有64条指令，全部为地址指令，且必有一个操作数在寄存器中。指令采用下列寻址方式：
(1)寄存器直接寻址
(2)寄存器间接寻址(用16位寄存器)
(3)存储器直接寻址
(4)变址寻址(用任意16位寄存器做变址寄存器，位移量16位)
要求：
1.设计适合该计算机的指令格式，并画出各种类型的指令格式示意图。
2.写出各种寻址方式计算有效地址的表达式。
八、(15’)
余3码十进制加法运算的基本规则是：两个十进数的余3码相加，当本位和产生进位时，其本位和应做加3修正；当本位和不产生进位时，其本位和应做减3修正。请设计一个完成两个一位十进制数余3码加法运算的运算部件。假定两个一位十进制数的余3码已分别存放在寄存器R0和R1中，常数3也存放在寄存器R2中，和的个位存放到寄存器R3中，和的十位舍弃不管。寄存器均为4位，要求：
1.画出该运算部件的逻辑框图，并定义个数据通路上的微操作。
2.设计一个微程序控制其控制该运算部件完成上述余3码加法运算(写出运算微操作流程，定义微指令格式，写出微程序编码)。